PCI局部总线开发者指南【2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载】

PCI局部总线开发者指南PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第一章 PCI总线概述1

1.1 总线的基本概念1

1.2 PCI总线的发展2

1.2.1 PCI总线的孕育2

1.2.2 PCI总线发展的动力3

1.2.3 总线的性能指标4

1.3 PCI总线的特点5

1.4 PCI总线的系统结构9

1.5 PCI总线的应用10

第二章 PCI总线信号定义13

2.1 信号类型说明14

2.2 PCI总线信号定义14

2.2.1 系统信号定义14

2.2.2 地址和数据信号15

2.2.3 接口控制信号16

2.2.4 仲裁信号17

2.2.5 错误报告信号17

2.2.6 中断信号18

2.2.7 其它可选信号19

第三章 PCI总线的操作21

3.1 总线命令21

3.1.1 总线命令编码21

3.1.2 命令使用规则27

3.2 PCI总线协议28

3.2.1 PCI总线的传输控制30

3.2.2 PCI的编址31

3.2.3 字节校正33

3.2.4 总线的驱动与过渡34

3.3 总线上的数据传输过程35

3.3.1 总线上的读操作35

3.3.2 总线上的写操作37

3.3.3 传输的终止过程38

3.4 PCI总线的仲裁机制43

3.4.1 仲裁协议44

3.4.2 仲裁的停靠47

3.5 PCI总线的访问延迟48

3.5.1 PCI总线上访问延迟的概念48

3.5.2 访问延迟的确定50

3.5.3 访问延迟的处理原则52

3.6 PCI总线的互斥操作54

3.6.1 一个互斥访问的开始56

3.6.2 一个互斥访问的延续57

3.6.3 锁定状态下非互斥访问的进行58

3.6.4 互斥访问完成59

3.6.5 总线的完全锁定59

3.7 PCI总线的其它操作60

3.7.1 设备选择60

3.7.2 特殊周期命令62

3.7.3 数据／地址的渐进64

3.7.4 配置周期65

3.7.5 快速的背对背传输77

3.8 纠错功能80

3.8.1 奇偶校验80

3.8.2 错误的报告82

3.9 对Cache的支持87

3.9.1 Cache状态的定义89

3.9.2 支持的状态转变序列91

3.9.3 时序关系92

3.9.4 对写穿式Cache的支持96

3.9.5 支持Cache时的仲裁注意事项97

3.10 扩充为64位总线97

第四章 PCI总线的电气规范104

4.1 概述104

4.2 PCI元件指标105

4.2.1 5V信号环境下的指标106

4.2.2 3.3V信号环境下的指标111

4.2.3 时间指标116

4.3 系统（母板）技术指标123

4.3.1 时钟相位偏移123

4.3.2 复位信号123

4.3.3 上拉电阻124

4.3.4 电源126

4.3.5 系统时标限制127

4.3.6 系统的物理要求128

4.3.7 连接器129

4.4 扩展板技术指标136

4.4.1 扩展板上的引脚分配136

4.4.2 电源要求142

4.4.3 物理要求143

第五章 PCI总线的机械特性146

5.1 简介146

5.2 PCI扩展卡的物理尺寸及公差149

5.3 连接器的物理描述155

第六章 配置空间166

6.1 配置空间的组织166

6.2 配置空间的功能169

6.2.1 设备识别169

6.2.2 关于设备的控制173

6.2.3 关于设备状态寄存器175

6.2.4 头标区中其它寄存器的功能177

6.2.5 基址寄存器（Base Addresses）180

6.3 PCI扩展ROM183

6.3.1 PCI扩展ROM的内容184

6.3.2 加电时自动检测代码（POST）187

6.3.3 PC兼容的扩展ROM187

6.3.4 设备驱动程序190

第七章 PCI总线开发192

7.1 PCI总线的组件及其产品192

7.1.1 PCI组件概念192

7.1.2 PCI组件产品及供应商193

7.1.3 外围高速处理芯片197

7.2 PCI总线开发工具及用途202

7.3 PCI总线产品的开发205

附录 PCI总线操作规则209

参考资料215